图片展示

AGM AGRV2K快速入门

作者:Robin 浏览: 发表时间:2023-09-02 08:00:00 来源:HIYUAN



AGM AGRV2K快速入门

       

        海振远科技AGM AGRV2K快速入门文档,带你从0开始开发AGM FPGA。

一、电源与配置电路

AGRV2K 3.3V Vcc 供电, 通过 JTAG 或两线 SWJ 方式进行烧写,使用 J-LINK 下载器或AGM CMSIS-DAP 专用下载器,请参考下图:

 

注: NC 为悬空脚,请勿接任何电源或信号。

软件烧录默认即为 SWJ 方式,兼容 JTAG 接口。

 

二、软件开发流程

1. 软件安装:
解压缩或执行安装文件,安装 Supra 软件。 执行文件为 bin 目录中的 Supra.exe
运行 Supra,选择菜单 File -> Import license,选择 license 文件并导入 License


2. 新建项目:
新建一工程目录。打开 Supra, 在目录中新建 project


在工程目录下,用记事本新建一个AGRV2K_PLL.ve(project name.ve)的文件。

 




进入 Tools -> Migrate




设置工程名称和选择器件型号等。



点击NEXT:





工程建立后,代码可以在AGM IDE开发,也可以切换到Quartus II中开发:



在工程中编写代码:


上述的demo,参考设计代码如下:


// www.hizyuan.com

// Shenzhen HIYUAN TECH CO., LTD.

// Create date: 2023-9-1

module AG2K_PLL(clk8M,ledout,clkout1,clkout2,clkout3);

input clk8M;

//input rst;

output clkout1,clkout2,clkout3;

output [3:0] ledout;

reg [3:0]  ledout;

reg [31:0] counter;

assign clkout1 = clk8M;

wire c0, c1;

pll1 pll1_inst (

.areset ( 1'b0 ),

.inclk0 ( clk8M ),

.c0 ( c0 ),

.c1 ( c1 )

);

assign clkout2 = c0;

assign clkout3 = c1;

always@(posedge c0 )

//always@(posedge clk8M )

begin

counter <= counter+1;

case(counter[26:24])

0: ledout <= 4'b1110;

1: ledout <= 4'b1101;

2: ledout <= 4'b1011;

3: ledout <= 4'b0111;

4: ledout <= 4'b1100;

5: ledout <= 4'b0011;

6: ledout <= 4'b0000;

7: ledout <= 4'b1111;

endcase

end

endmodule


//-------------------------------end----------------------------------


以下开始添加PLL IP:





搜索ALTPLL,然后在保存路径的后面,输入PLL的名称。















PLL配置完成后,返回主界面,点击运行Start Compilation. 可以通过IDE的快捷键运行。




也可以从Processing ---> Start Compilation执行。



综合后,软件产生编译报告。




           接着可以按照之前介绍的操作流程,通过.asf, .ve 配置管脚,并继续在Supra软件中完成布线,生成编程烧录的bin文件。






电话:0755-2780 9180   E-mail: tech@hizyuan.com
地址:深圳市宝安区西乡街道湾区人工智能产业园D栋4楼
Copyright 版权所有  海振远科技 All rights reserved  

在线客服
联系方式
热线电话
0755-27809180
E-mail地址
tech@hizyuan.com
二维码
二维码
微信在线客服-(添加请备注:海振远产品咨询)
在线客服
添加微信好友,详细了解产品
使用企业微信
“扫一扫”加入群聊
复制成功
添加微信好友,详细了解产品
我知道了
粤ICP备19051499号-1