嵌入式开发踩坑记: AG32硬件设计指南（二）
作者：Rocky 浏览： 发表时间：2025-12-22 14:07:34 来源：AGM
AG32是一款基于RISC-V内核的MCU，集成了可编程逻辑单元（CPLD），提供灵活的硬件设计能力。
本指南旨在为硬件设计人员提供AG32芯片的核心设计要点，涵盖电源、时钟、接口配置等关键方面，确保系统稳定性和性能优化。
1. HSE外部晶体
范围：4~16MHz，推荐使用8MHz。
........以下接前文（一）.......
7. 时钟输入
MCU+CPLD应用：有源晶振时钟从OSC_IN引入。纯CPLD应用：有源时钟从带GB的PIN引入；新版supra也支持无源晶体，从SYS_IN/OUT接入。
8. 上电引脚电平
其他IO上电时处于floating状态，逻辑配置生效后用户配置的IO上下拉才生效，配置时间约20~40ms。若对硬件上电电平有要求，建议使用外加电阻实现上下拉。
注意，其它 IO 上电时是 floating 状态。需要等 logic 部分配置生效后，用户配置的 IO 上下拉才能生效。这个配置时间与 logic 部分是否压缩及文件大小本身有关，一般在 20~40mS 左右。如果用户对硬件电路上的上电电平有要求的话，尽量使用外加电阻实 现上下拉。内部上下拉电阻的阻值大小一般在 40k 左右。
9. BOOT模式
•用户模式：BOOT0=0, BOOT1=X
•UART0启动：BOOT0=1, BOOT1=0
10. JTAG I/O复用
JTAG PIN可复用为IO，但默认是JTAG功能。作为普通IO使用前，必须先Disable。比如SYS_DisableNJTRST()、SYS_DisableJTDI()、SYS_DisableJTDO()。
11. H系列特殊要求
H 系列 RWDS 引脚必须短接，这个是给内部 PSRAM作为时钟使用的。
本指南总结了AG32硬件设计的核心注意事项，涵盖电源、时钟、接口和调试等关键环节。设计时需结合具体应用场景，参考官方文档和海振远科技提供的参考设计，确保系统可靠性和性能优化。
如需了解更多资讯，欢迎联系海振远科技销售人员获取支持。
联系海振远科技
电话:0755-2780 9180; 15323895320;
邮箱: tech@hizyuan.com
Lucy@hizyuan.com
Jane
